アートグラフィックス

スニペットは、テキスト文字列から構成された情報群を意味します。例えば、サンプル・コードの断片がスニペットに相当します。
スニペット機能は名称に対してコードの断片をマップしますが、ブックマーク機能は名称に対してソース・ファイルの行をマップします。
コード・スニペット機能、及び、ブックマーク機能の組み合わせを利用する事により、コード開発時の生産性を向上する事が出来ます。

詳細は、こちらを参照して下さい。

既に検証機能を保有しているユーザ向けに、lightweight SystemVerilg IDE を開発しました。

詳細は、こちらを参照して下さい。

2018年11月14日（水）〜16日（金）パシフィコ横浜にて開催の「ET & IoT Technology 2018」に出展致します。

出展案内

SystemVerilog IDEを展示しますので、ご来場の際には弊社ブースにもお立ち寄り下さい。

講演案内

展示会場内 セミナー会場B にて講演を行います。
日　時　：2018年11月16日(金)　11:30-11:55
会　場　：展示会場内 セミナー会場B　EDA-1
タイトル：UVMの概要と実践に適用する際のガイドライン（UVMの理解と検証作業への応用）

事前登録画面にて EDA-1 電子設計・EDAトラック をチェックして下さい。
同トラック内の他のセッションもご聴講下さい。

ダウンロード・ページにお進み下さい。

2018年11月14日（水）〜16日（金）パシフィコ横浜にて開催の「ET & IoT Technology 2018」に出展致しました。

弊社ブースにお立ち寄り頂いた方、及び、UVMに関する講演をご聴講して頂いた方々に御礼申し上げます。

講演で使用した資料はダウンロード・ページから入手する事が出来ます。資料には、講演では省略した内容も含まれています。

このチュートリアルを通して、SystemVerilogによる検証の基礎からUVMを適用するまでに必要な知識を習得する事が出来ます。

名　称　：JEVeC DAY 2018

会　場　：川崎市産業振興会館

日　時　：2018年12月11日(火)　14:30-15:30

タイトル：SystemVerilog from Zero to One（検証の基礎からUVM適用までの実践知識を習得）

無料で参加する事が出来ます。詳細は、日本EDAベンチャー連絡会（JEVeC)のホームページを参照下さい。

入力ナビゲータ、及び、SystemVerilogテキスト・エディタの機能が強化されました。
ここでは簡単な例を紹介します。更なる詳細は、ダウンロード・ページから資料を取得して下さい。

行の折り畳み
行の折り畳み機能は非常に便利です。特に、クラス内に複雑なタスク、及び、ファンクションが定義されている場合、注目したい箇所を中心に表示する事が出来ます。例えば、左図は、uvm_agentクラスを表示しています。１ページに全容が表示されています。
ファイルを開くと行の折り畳みが自動的に設定されますが、ユーザ自身で折り畳みを定義する事も出来ます。

 

直前に編集した行及び選択文字列の管理
大きなファイルで作業する場合、ファイル内の異なる行に移動する事が頻繁に発生します。特に、直前に編集した行に戻る為には何度もウィンドウをスクロールする操作をしなければなりません。

SystemVerilog IDEのFPSは直前に編集した行を小さな矩形として表現します。その矩形をクリックすると編集行に戻る事が出来ます。
左図に於ける赤い矩形に囲まれた白い領域がFPSナビゲータです。ナビゲータ内の小さな矩形は直前に編集した行を表現しています。その矩形をクリックすると149行が見える様にテキスト・ウィンドウがスクロールします。同様に、直前に選択した文字列に関してもナビゲータが表示されます。

懇切丁寧なコンパイル・エラー表示

コンパイル・エラーが存在する場合、テキスト・エディタ内のエラー箇所を簡単にナビゲーションする機能を備えています。左図は、コンパイル・エラーが存在する例を示しています。エラーが存在する事を容易に認識する事が出来ます。

メソッド（タスク、ファンクション）入力

メソッド名の一部を入力した場合には、ナビゲータは完全なメソッド名、及び、引数を表示します。候補を選択してEnterをタイプするとメソッドの呼び出しが完了します。
左図は、quickをタイプした様子を示しています。この状態でEnterをタイプするとquicksort(p,r)が入力されます。

 

ヘッダ・ハイライト

複雑な記述を含むファイルで作業をしている場合、ソース・コードを見易くする工夫が必要になります。左図はメソッド・ヘッダをハイライトした例です。
右端のFPS領域にはメソッド宣言がされている位置を示しています。それぞれの矩形領域をクリックすると該当するメソッドの宣言に移動する事が出来ます。スクロール・バーを操作せずにメソッドの記述に移動する事が出来ます。
module、program、interface、class、task、function、initial、always等のヘッダをハイライトする事が出来ます。

 

SystemVerilog IDEはファイルのバックアップを自動的に作成します。バックアップからファイルを復元する事、バックアップ・ファイルを参照する事、ファイルとバックアップとの比較をする事等の操作はマウスクリックだけで簡単に済みます。各ファイルに対して最大100個のバージョンを保持する事が出来ます。自動バックアップ機能は簡易型VCS（Version Control System）として作業環境の保全性を高めます。

詳細は、こちらを参照して下さい。

HTML文書生成機能が改訂され使い易くなりました。そして、この機能がSystemVerilog IDEの標準機能となりました。
設計・検証作業の報告、レビュー、確認、使用法の説明等多くの利用法が考えられます。

詳細は、こちらを参照して下さい。

デザイン・スタイル・チェック（DSC）は、SystemVerilog記述が、企業、プロジェクト、及び、契約等で定めた規格、ルール、標準等に遵守しているかを確認する機能です。

DSCの機能が拡張されUVM検証コードをQualifyする様になりました。この機能は、UVMを使用する際に必要なルールを満たしている事を確認します。検証コード作成時に潜在的問題を未然に防ぐ事で生産性が向上します。詳細は、こちらを参照して下さい。

微力ながらSystemVerilogの有用性を普及する事が出来たと思うので、この決定に至りました。

好ましくないダウンロードが後を絶たない為、終止符を打ちました。

この終了がSystemVerilogの習得を目的にしている方々を失望させる事は非常に残念だと思います。

ご理解下さる様お願い申し上げます。

SystemVerilogに関する最新の資料はこちらも参照下さい。

SystemVerilog IDE、及び、SystemVerilog Checker のレイアウト制御が強化されました。

この機能により、プロジェクト・エクスプローラ、コンソール、テキスト・エディタ画面の管理を簡潔な操作で行えます。

「SystemVerilog入門」及び「UVM入門」を大幅に書き直し、利用し易い参考書形式に改訂しました。
詳細は、こちらを参照下さい。

UVMとSystemVerilog Checkerの支援機能について情報を更新しました。

検証作業に欠かせないSystemVerilogに関する知識を包括的に書物としてまとめました。

詳細は、こちらを参照して下さい。

既存の多くの書物は、シンタックスをベースにして機能を淡々と紹介するだけに過ぎない為、SystemVerilogの知識を習得する目的には適合しません。本資料は、SystemVerilogの備える機能の本質を解説します。物事の本質を理解すれば、標準的な応用だけでなく、非標準的な応用にも臨機応変に対応する事が出来る能力を養う事が出来ます。本資料は、検証機能を除くSystemVerilog全般の基礎知識、及びその応用としてRTLデザインの記述法を主題に解説しています。SystemVerilogへの初心者及び設計技術者にお薦めします。

詳細は、こちらにお進み下さい。

累積的な問題点の修正を組み込みました。

特に、モジュールポートのタイプに関するチェックを強化しました。

SystemVerilogコンパイラーのダウンロードは、こちらへ。

「実践SystemVerilog入門」は、「SystemVerilogによる設計と検証」に改訂されました。

内容的には、下記の書籍内容に匹敵します。

SystemVerilog入門、共立出版

SystemVerilogによる検証の基礎、森北出版

実践UVM入門、森北出版

詳細は、技術資料のページをご覧ください。

SystemVerilogによるモデリングを典型的な回路を例にとり記述した資料です。
詳細は、こちらを参照下さい。

SystemVerilogの重要性にも関わらず、未だに本格的な入門書が国内で出版されていません。
SystemVerilogを正しく、かつ的確に使用するためには、確実な基礎知識が必要です。
単なるシンタックスベースの解説では、一面的な解説に終わり応用力を養う事はできません。
弊社の技術資料は、LRMを忠実に解説した厳密な資料です。言語では、多種多様な記述法が可能であるため、
SystemVerilogの原理原則を正しく理解する事から学習を始める必要があります。
詳細は、こちらでお進み下さい。

弊社技術資料「SystemVerilog入門」の書籍化が決定しました。
詳しくは、こちらを参照して下さい。

SystemVerilog IDE は、Windowsの環境で快適に動作するSystemVerilog設計・検証ツールです。
テレワーク環境でも、自身のPCでSystemVerilogに関する作業を円滑に遂行する事が出来ます。

「実践SystemVerilog入門」を大改訂し、「SystemVerilogによる設計と検証」と改めました。
これに伴い、「実践SystemVerilog入門」の提供を終了します。

本資料は、UVMに関する知識を習得する支援をするために準備されました。具体的には、EVEと呼ばれる小規模なSystemVerilog検証パッケージを例にとり、検証環境構築技術を詳説しています。SystemVerilogクラスを使用する技術、マクロの使い方、UVMのコア機能に関する知識を完全に習得する事が出来ます。

共立出版社より、「SystemVerilog入門」は10月上旬に刊行されます。現在、ネット予約受付中です。

本書は、SystemVerilogの基礎知識を厳密かつ正確に解説した国内初の言語解説書です。
SystemVerilogを的確に使用するために、本書はハードウェア技術者にとって必読の書です。

「SystemVerilog入門」が、共立出版から発売されました。この書物は、SystemVerilog LRMに沿って書かれた本格的な解説書でSystemVerilogを学ぶ全ての人に適しています。店頭でお確かめ下さい。書物の詳細はこちらへ。
SystemVerilogを熟知した検証技術者には、こちらの検証の専門書をお薦めいたします。

「実践UVM入門」として森北出版から発売されています。

詳細は、こちら。

本書は、これからSystemVerilogを学ぼうとしている設計者向けに書かれた資料です。
設計分野で使用されるSystemVerilogの機能を中心に解説を進め、ハードウェアを実装する為の基礎知識を提供します。
詳細は、こちら。

ソースコードをプロジェクトに登録し、ビルドボタンをクリックするだけで実行イメージが作成されます。

何回でも実行イメージを起動する事ができるので、一回のコンパイルで複数回の検証作業を済ませる事ができます。

シミュレータは、制約付きランダムスティミュラス生成、ファンクショナルカバレッジ、アサーション、UVM、DPIをサポートしています。

アサーション、及びファンクショナルカバレッジの実行結果を確認するためのGUIも別アプリとして標準的に備わっています。

「 SystemVerilog による検証の基礎（森北出版）」に掲載されている使用例のソースコードが公開されました。

ダウンロードはこちら。

「 SystemVerilog 入門（共立出版）」に掲載されている使用例のソースコードが公開されました。
ダウンロードはこちら。

「実践UVM入門」のネット予約が開始しました。
詳細は、技術資料のページをご覧ください。

「実践UVM入門」のネット予約が可能になりました。

詳細は、技術資料のページをご覧ください。

「どんな本を読んでもSystemVerilogを良く理解できない」という方にお薦めする資料です。
本資料は、SystemVerilogの基礎的な知識をハードウェアを記述する観点から「超」詳しく解説しています。

基礎知識の解説に限らず、クラス、インターフェース、パッケージ等の高度な概念の解説も含まれているので、
SystemVerilog初心者だけでなく中級者レベルを目指す実務者にも最適な資料です。
資料のサンプルはこちら。

SystemVerilogの仕様は数年に一度改訂され、最新仕様はIEEE Std 1800-2017として2018年2月21日に公開されました。
この仕様書には、多くの機能追加と過去の機能の整理整頓が含まれています。例えば、オペレータオーバーローディング
は、もはや、最新仕様に含まれていません。

古い仕様を基にした参考書で学習しても、最新仕様で再度学習し直さなければ実務でSystemVerilogを駆使する事はできません。
実務者には「SystemVerilog入門」をお薦めします。

スケジューリングの仕組み、プロセスの実行順序、タイミング制御等の基本的知識を会得したい技術者向けの資料です。
詳細は、こちら。

「SystemVerilog雑談」は、SystemVerilogに関する役立つ情報を紹介します。

一つ一つの話題は簡潔にまとめられているので、読み易くなっています。
興味のある方は、ダウンロードページにお進み下さい。

この書物は、SystemVerilogユーザを対象に書かれたプログラミング技術書で、SystemVerilogが備える
機能を正確、かつ的確に使用するための解説を多く含みます。詳しくは、 こちら を参照して下さい。

補足説明が追加されて、更に読み易くなりました。SystemVerilogを確実に理解したい方に薦めます。
詳細は、こちらへ。

Windows 10 から Windows 11へアップグレードされたユーザの方も多いかと思います。
SystemVerilog IDE は、Windows 11においても従来通り使用できます。

周知のように、PCに搭載されているCPUの性能は日進月歩で向上されています。

この様な時代においては、Linuxサーバーだけに頼らずに、常時携帯しているPCを

最大限に活用した業務遂行形態を推奨するのは自然な成り行きです。

特に、リモートで作業をしなければならない状況が多い技術者にとっては、

お手元のPC上でハードウェアの設計・検証作業を遂行できるEDAツールは

時代が求める存在です。詳細は、こちらへ。

更に詳しい機能解説・注意事項を追加しました。

サンプルはこちらへ。

森北出版より、「検証のためのSystemVerilogプログラミング」が発売になります。
現在、ネット予約受付中です。詳細は、こちら。

森北出版より、「検証のためのSystemVerilogプログラミング」が発売されました。
店頭で立ち読みして決定する価値のある書物です。本書の意義は、内容を見なければ分かりません。
特に、SystemVerilogの入門書を読んだ後に、学習した内容を確認するための資料として最適です。