製品

SystemVerilog IDE

SystemVerilog IDE は、以下の機能を備えています。

プロジェクト・マネージャー
プロジェクトで使用するファイルを管理し、コンパイルからシミュレーションまでの一連の処理を実行します。
検証ビューワー
VCD、コード・カバレッジ、ファンクショナル・カバレッジ、アサーション等の検証結果を表示する機能です。
コード開発と支援機能
シンタックス・ハイライト・テキスト・エディタ、ナビゲータ、リント、記述ルール・チェック等の機能から構成されています。
UVM サポート
UVMは複雑なコンストラクトである為、GUIの使用は不可欠です。
クイック参照機能
コード・スニペット、ブックマーク等の機能を含みます。
HTML 文書生成
SystemVerilog記述からインターネット・ブラウザーで表示可能な文書を生成します。
処理系
SystemVerilog コンパイラー、及び、シミュレータを含みます。
ワークベンチ
データ構造生成ウィザード、UVM クラス・ウィザード、テストベンチ生成等を含みます。
RTL 論理合成
業界標準のテクノロジー・ライブラリーをサポートしています。
ソフトウェア更新機能
ユーザは DownloadMgr を使用してソフトウェアを更新する事が出来ます。
検証機能
アサーション、ファンクショナル・カバレッジ、制約付き乱数発生機能、コード・カバレッジ等の機能を備えています。
 

 

その他の製品紹介

SystemVerilog Checker
フロントエンド・ツールとしてのミニSystemVerilg IDE です。
GUI機能を持たない検証ユーザ向けに開発されました。

RTL 論理合成
設計の初期段階において、物理設計後の実装状況を
正確に見積もる為の機能を提供します。




HTML文書生成
SystemVerilog記述をHTML文書に変換します。
インターネット・ブラウザーで文書を表示する事が出来ます。

ソフトウェア・パッケージ
C/C++ から呼び出せるSystemVerilog コンパイラーの
ソフトウェア・パッケージです。

サービス

受託業務

  • EDA全般のソフトウェア設計・開発業務をお受け致しています。
  • SystemVerilogに関する各種のご依頼を承ります。お気軽にお問い合わせ下さい。