SystemVerilog IDE は設計検証機能を統合した GUI ベースの開発環境です。SystemVerilog IDEは以下に示すような特長を持ちます。

★　IEEE Std 1800-2023 規格に準拠しています。
★　トークンナビゲータがタイプ入力の負荷を軽減します。
★　UVMに即したテキストエディタ機能を備えています。
★　UVMクラスウィザードにより検証クラスの枠組みを簡単に作れます。
★　論理合成システムによりデザインの性能をいち早く予測できます。
★　コンパイルからシミュレーションはマウスクリックで実行します。
★　一度シミュレーションすると設定が記憶され再実行が容易です。
★　CRT、FC、SVA、UVM等の検証機能が備えられています。
★　検証ビューワでCRT、FC、SVAの検証結果を容易に確認できます。
★　コードカバレッジ機能も備えられています。
★　ブックマークやスニペット等の便利な機能も備えられています。
★　ファイルの自動バックアップ機能が備わっています。

論理合成システムはRTL記述によるデザインの性能をいち早く予測するための機能です。論理合成システムは、ユーザ指定のライブラリーを使用してRTL記述からネットリストを生成します。ユーザは、生成されたネットリストを基にして様々な解析ツールによりデザインの性能を測定する事ができます。

論理合成システムには制約が少ないので、RTL設計の初期段階から論理合成を行えます。したがって、早期に論理合成可能か否かを判定する事ができます。また、予期しないラッチ生成を早期に発見できる機会にも恵まれます。

論理合成システムは、GUIを持たないターミナルでも使用できますが、ＧUIを備えた SystemVerilog IDE と共に使用すると効率的です。

★　テクノロジーが定まっていない設計初期段階から論理合成できます。
★　テクノロジーラブラリーは簡単な形式なので準備が容易です。
★　論理合成システムは Windows の環境で動作します。
★　高速に論理合成します。

SVLは、検証作業で必要となる基本機能を含むSystemVerilogパッケージです。SVLにはSVLスタンダードとSVLプレミアムの二種類があります。SVLスタンダードは検証作業で必要となる基本機能で構成され、SVLプレミアムは基本機能に加えて検証環境構築時に必要となる機能で構成されています。以下のような特長を持ちます。

★　プリント処理が驚くほど簡単になります。
★　ターミナルとファイル出力を簡単に切り替えられます。
★　簡単なルールで検証コンポーネントを定義できます。
★　メソドロジークラスには標準的にTLMポートが定義されています。
★　トランザクション生成手順の部品化が容易です。
★　シナリオ（テストケース）の実行手順が明快です。
★　強力な正則表現機能により検証階層構造の検索が容易です。
★　低価格なので個別に開発するよりもお買い得です。

SVL スタンダード

殆ど全ての検証作業で必要となる機能から構成され、しかも、機能は汎用的に開発されています。以下のような機能を含みます。

★　汎用プリント機能
★　書式生成機能
★　正則表現機能
★　文字列処理機能
★　ファイル入出力機能
★　プロセスのスケジューリングのためのプライオリティキュー機能
★　virtualインターフェース操作機能
★　ユーティリティ機能

SVL プレミアム

検証環境を構築するための機能がコンパクトに実現されているので、理解し易くしかも拡張し易い構造を持っています。以下のような機能を含みます。

★　SVLスタンダードの機能
★　TLMを支援する機能
★　トランザクションのベースクラス
★　検証環境を構築するためのメソドロジークラス
★　トランザクション生成機能
★　テストケースを実行制御するシナリオ機能
★　検証環境をダイナミックに変更する機能
★　 テストケースを実行時に指定する機能

SCL は TLM ベースの検証環境を構築するための SystemVerilog クラスライブラリーです。SVLプレミアムの機能に加えて、以下のような特長を持ちます。

★　クラスをプリントする機能が備えられている。
★　記述を簡略にするための多くのマクロ機能が準備されている。
★　UVM と同じように使用できる。
★　UVM には含まれていない便利な機能が多く含まれている。
★　軽量型ライブラリーなのでコンパイルが速く実行モジュールも小さい。

UVMの全ての機能を使うわけではなく、しかもUVMは複雑過ぎると感じているユーザにおすすめします。

SystemVerilogの使用法が多様化するに伴いEDAツールベンダーからのサポートを期待できない機能分野が発生してきます。また、独自のユニークな設計・検証機能を開発しなければならない企業様も増えてきます。そのような状況においては、SystemVerilogコンパイラーを含むユーティリティの存在が不可欠になります。

アートグラフィックスでは、C/C++から呼び出せるSystemVerilogコンパイラーのAPIを提供しています。このAPIにより、エディタやIDEの開発はもとよりSystemVerilogコードの解析やシミュレーションも可能になります。