技術資料「実践SystemVerilog入門」の提供を開始しました。

「実践SystemVerilog入門」は、LRMに記載されている重要な章の内容を忠実に解説したSystemVerilog技術資料です。
本資料は、LRMの内容だけでなく、UVMによる検証手法の解説も含んでいます。

本資料に掲載されている多くの例を通して、SystemVerilogを完璧に使いこなす技術を身に付ける事ができます。
本資料の「第17章モジュール」では、RTLデザインの記述法、検証の仕方、RTL論理合成可能性を解説しています。
掲載しているデザインは、以下の種類を含みます。


回路種別 デザイン記述例 備考
組み合わせ回路 ALU
コンパレータ
エンコーダ
デコーダ
Grayコード変換(Grayコードをバイナリーコードに変換)
multiplexer
バレルシフタ
ファンクションユニット
RTL論理合成可能な組み合わせ回路記述ルールを紹介し、論理合成可能な記述スタイルで各種の組み合わせ回路をモデリングしています。デザインをテストする為のテストベンチも掲載されているので、他の章で学んだSystemVerilog機能を復習する最適な機会です。
シーケンシャル回路 バイナリーカウンター
ラッチ
JKーフリップフロップ
データシフタ
ユニバーサルシフトレジスタ
Johnsonカウンター
Grayカウンター
リングカウンター
gated clock
FSM(Moore、Mealy)
インターフェースを使用したシーケンシャル回路
RTL論理合成可能なシーケンシャル回路記述ルールを解説し、各種のシーケンシャル回路を合成可能な記述スタイルでモデリングしています。Grayコード、Johnsonコード、バイナリーコード、one-hotコード等の関係も記述に含まれています。
一般に、シーケンシャル回路のテストは競合状態を伴う為、正しいアプローチを選択する必要があります。本資料では、一貫してクロッキングブロックによる検証手法を採用しています。例示されたテストベンチは、設計者にとっても、自身のデザインを検証する際のガイドラインとして役立ちます。

 

これらのデザイン例は、設計者・検証技術者の何れにもSystemVerilogに関する実践的知識を確認する適切な例題となっています。

本資料は内容的に多くの題材を含む為、全ての人に適しているとは言えません。他の資料の方が、より効果的な学習法と言える可能性もあります。下表を参考にして、自身の目的・状況・必要性に合った資料で学習する事を勧めます。 サンプルの目次より、技術資料の概要を把握する事ができます。

 

資料名 対象 特徴
実践SystemVerilog入門 SystemVerilogへの初心者
設計者
検証技術者
LRMに記載されているほぼ全ての題材、UVM、RTLデザイン記述例が一冊の資料にまとめられています。
A4版で500ページ超の分厚い資料である為、十分な時間を投資して読破する必要があります。短期間でSystemVerilogを習得する目的には適していません。
SystemVerilog入門 SystemVerilogへの初心者
設計者
比較的短期間にSystemVerilog全体を把握する目的に適した資料です。FC、SVAを除くSystemVerilog全般の基礎知識と、その応用としてのRTLデザインの記述法が主題として解説されています。データタイプ、クラス、IPC、CRT等の解説も含まれているので、検証に関する予備知識も習得する事が出来ます。
「SystemVerilogによる検証の基礎」と合わせて学習すると効果的です。
SystemVerilogによる検証の基礎
(書籍)
検証技術者 SystemVerilogを検証作業に適用する場合、注意しなければならない多くの点が存在します。本書は、SystemVerilogの検証機能を的確に使用する技術だけでなく、多くの人が見落とし易い盲点を徹底的に解説しています。検証に必要なSystemVerilogの知識・技術、及びUVMの使用法を完全に習得する事が出来ます。
実践UVM入門 検証技術者 UVMの基礎から応用までを詳しく学習したいと思う技術者へ薦める資料です。TLM、及びUVM検証コンポーネントの開発法が詳しく解説されています。UVMユーザガイドの解説が理解し難いと感じる人には最適な資料です。
2020年02月18日