本書は、RTL記述の原則、および、RTL記述から合成回路を予測する手法を解説した技術資料です。
記述したデザインがどのような回路構成に合成されるかが随所で解説されているので、設計分野の初心者に役立つ資料です。
練習問題も追加されたので技術の習得を確認できます。全ての問題に解答が準備されています。
SystemVerilogで設計する技術者におすすめします。

詳細は、こちらへ。