技術資料[SystemVerilogによる設計と論理合成」を追加しました。

本書は、RTL記述の原則、および、RTL記述から合成回路を予測する手法を解説した技術資料です。
記述したデザインがどのような回路構成に合成されるかが随所で解説されているので、設計分野の初心者に役立つ資料です。

2025年03月13日