トップページ


アートグラフィックスは SystemVerilog 設計・検証ツールの開発及び販売をしています。

設計・検証分野における進化

好むと好まざるとに関わらず、日本にも Verilog から SystemVerilog へのシフトが到来しました。設計・検証作業における生産性向上の必要性は必然的に、より汎用的・抽象的な記述を余儀なくさせます。更に、RTLからTLMへの移行により、設計・検証技術者は時代に即した技術、及び、ツールを駆使しなければなりません。

最先端の検証技術(VMM、UVM等)は方法論であり、使用者の働き方・考え方を改革する事を促します。それらの技術は設計・検証分野における作業法・記述法を変えて、より良い成果を効率的に導く為に存在します。

SystemVerilog 設計・検証ツールは設計・検証分野における進化を強力に支援します。
SystemVerilog IDE

最先端の検証技術(VMM、UVM等)を効果的に適用する為には、最適なGUIの使用が不可欠です。

SystemVerilog IDE は、標準機能とオプション機能から構成されています。既に検証機能をお持ちのユーザでもSystemVerilog IDEの標準機能をフロントエンド・ツールとして使用すると生産性が向上します。しかも、標準機能だけであれば、より低価格でSystemVerilog IDEの機能を使用する事が出来ます。

新着ニュース

2020年02月18日
技術資料「実践SystemVerilog入門」の提供を開始しました。
2020年02月10日
フリーダウンロードSystemVerilog コンパイラーを更新しました。
2020年01月12日
技術資料「SystemVerilog入門」の提供を開始しました。
2019年12月15日
検証に関する専門書「SystemVerilogによる検証の基礎」を出版しました。
2019年07月31日
入門書が刷新しました。
» 続きを読む