トップページ

アートグラフィックスは SystemVerilog 設計検証ツールの開発および販売をしています。

SystemVerilog IDE (SVChecker)

SystemVerilog が広く普及する時代になり、新しい言語の特性に適した開発環境が必要になっています。アートグラフィックスのSystemVerilog IDEは現代的なGUIを採用したSystemVerilogの開発環境です。論理合成システムにより面積や資源を正確に予測でき、シミュレータにより機能的な正しさを確認できます。

SystemVerilog IDEは先進的なGUIにより作業の負荷を軽減するツールとして効果をもたらします。

論理合成システム (Build Netlist)

論理合成システムはRTL記述によるデザインの性能をいち早く予測するための機能です。論理合成システムは、ユーザ指定のライブラリーを使用してRTL記述からネットリストを生成します。ユーザは、生成されたネットリストを基にして様々な解析ツールによりデザインの性能を測定できます。

テクノロジーを指定せずに論理合成をする事ができるので設計段階の初期に合成可能性を判断できます。また、予期しないラッチ生成等を早期に発見できる機会に恵まれます。

おすすめの書籍

技術資料の他にも書籍版により、弊社はSystemVerilogに関連する技術への貢献をしています。
下記の画像をクリックすると発売元の書籍ウェブサイトに移ります。

耳よりな話：
『SystemVerilog超入門』には、SystemVerilogの基礎知識が非常に詳しく解説されています。初心者にとって必読の書です。
『SystemVerilog入門』は、SystemVerilogが備えている機能を徹底的かつ完全に理解するための参考書です。
『SystemVerilogによる検証の基礎』には、ファンクショナルカバレッジとアサーションの基礎知識が満載されています。

おすすめの技術資料

★　SystemVerilogによる効果的実装技術
★　SystemVerilogによる設計と論理合成

アートグラフィックス

アートグラフィックスは SystemVerilog 設計検証ツールを専門とする EDA ベンダーです。

トップページ

新着ニュース