共立出版社より発売される『SystemVerilogによるモデリングと論理合成』は以下の特徴を備えています。

★　論理合成の原理とSystemVerilogによる現代的なモデリング手法を学べる面白い本です。
★　RTL記述から合成される回路構成を予測する知識・技術を習得できます。
★　ブール代数の基礎知識だけで論理の最適化手法を学べます。
★　的確なRTLモデリング知識・技術を身に付けられます。
★　従来の手法では思いにもよらなかった効果的なモデリング手法が解説されています。
★　Grayコードの特徴が詳しく解説されています。
★　ブール代数の解説及びFSMの厳密な定義もあるので技術者のみならず学生諸氏にもお勧めします。

SystemVerilogがIEEE標準規格となってから20年経過した現在、言語仕様に眠っている機能や新たな活用法を
模索する時期であると思います。