

# SystemVerilog設計検証ツール

最先端の検証技術を効果的に適用する為には、最適なGUIの使用が不可欠です。 SystemVerilog IDE は時代に即した機能を提供します。

#### SystemVerilog IDE

- 🗕 プロジェクトマネージャー
- クイック参照機能
- SystemVerilog コンパイラー
- 検証機能
- UVM サポート
- 論理合成システム
- 自動バックアップ機能

- コード開発と支援機能
- 🗕 デザインスタイルチェック
- SystemVerilog シミュレータ
- 検証ビューワー
- HTML 文書生成
- ソフトウェア更新機能

## SystemVerilog IDEの外観



#### IEEE Std 1800-2023

SystemVerilog IDE は IEEE Std 1800-2023に準拠しています。例えば、以下のような指定をできます。



#### トークンナビゲータ

- ナビゲータが入力文字の近くに自動的に現れ、次に入力すべき
   文字候補のリストを表示しタイプ入力の負荷を軽減します。
- ↑ と ↓キーにより選択を変更できます。
- Enterキーを押すと選択されているワードで入力が完了します。





#### ナビゲータは、UVMキーワード、データタイプ、クラス、メ ソッド等も認識します。

| 26 | endfunction  |
|----|--|
| 27 |  |
| 28 | task simple_collector_t::run_phase(uvm_pha);                               |
| 29 | <pre>item = simple_item_t::type_id::create("dut_response");</pre>          |
| 30 | Fork uvm_phase : class   |
| 31 | collect_response(); vy phase cb; class                                     |
| 32 | collect_reset();   |
| 33 | join   |
| 34 | endtask = uni_phase_state_change.cass                                      |
| 35 | a dvm_pnase_type : endm  |
| 36 | task simple_collector_t::collect_re  |
| 37 | forever begin Uvm parameter Uvm label Uvm variable V uvm type V uvm method |
| 38 | @vif.cb;   |
| 39 | <pre>send_item();</pre>  |
| 40 | end  |
| 41 | endtask  |

# データタイプナビゲータ

- ユーザ定義のデータタイプや UVMのデータタイプを簡単に アクセスできます。
- ナビゲータ内のデータタイプ名 をダブルクリックすると、その データタイプが定義されている ファイルが開きます。
- データタイプ定義が変更される
   と、ナビゲータの情報も同期して自動的に更新されます。



# データタイプナビゲータの使用例

- データタイプ名をクリックすると定義情報の概要が下のサブペインに表示されます。
- 右の例では、scl\_collector\_t がクリックされた状態を示し ています。

| DataType Navigator  | × |
|---|---|
| DataType Navigator  |   |
| The Navigator lists up globally defined datatyes, symbols and procedures.<br>Clicking on an item causes its members to be displayed in another panel.<br>Double-clicking on an item allows for displaying its declaration in text-editor.<br>Global DataTypes | _ |
| ✓ class ✓ struct ✓ union ✓ enum ✓ interface ✓ cover group   |   |
| <ul> <li>scl_pkg: package</li> <li>scl_act_t: class</li> <li>scl_agent_function_e : enum</li> <li>scl_agent_t: class</li> <li>scl_ascii_mode_e : enum</li> <li>scl_collector_t: class</li> <li>scl_component_registry_t: class</li> </ul>                     |   |
| Attributes and Members  |   |
| #(parameter type TR = scl_transaction_t)  |   |
| <pre>extends scl_component_t</pre>  |   |
| m_send_port: symbol   |   |
| m_type_name: symbol           get_type_name: virtual function   |   |

🖸 new : function

#### UVMクラスウィザード

- UVMを使用する際、必須項目が多くタイプ入力の負荷が大きい問題と間違い易い記述が多い問題があります。UVMクラスウィザードは、これらの負荷を軽減します。
- UVMクラスウィザードは、必須のUVMマクロおよびフィール ドマクロを生成します。
- UVMクラスウィザードは、\*\_phaseメソッドのスケルトンも 生成します。

# UVMクラスウィザードの使用例

- 類似の定義が続く場合には、!!を入力すると内容がコピーされます。その後、必要に応じて編集すれば完了します。
- フィールドマクロは
   ドロップダウンリス
   トから選択するだけ
   で完了します。

| 🚼 UVM Class Wizard X |                      |               |             |          |         |                        |   |
|----------------------|----------------------|---------------|-------------|----------|---------|------------------------|---|
| UVM Class Wizard     |                      |               |             |          |         |                        |   |
| Generates clas       | ses derived from UVI | M Methodology | Classes.    |          |         |                        |   |
| User Class           |                      |               |             | UVM Clas | ss      |                        | h |
| Name:                | simple_item_t        |               |             | Nan      | ne: uvm | _sequence_item         | l |
| Parameters:          |                      |               |             | Paramete | rs:     |                        |   |
| T drameters.         |                      |               |             |          |         |                        | J |
| VIF Send-F           | Port Receive-Port    | Member P      | references  |          |         |                        |   |
| name                 | type                 | parameters    | pk-dim      | unpk-dim | rand    | field-macro            | 7 |
| d                    | logic                |               | [NBITS-1:0] |          |         | `uvm field int         | 1 |
| q                    | logic                |               | [NBITS-1:0] |          |         | `uvm_field_int         |   |
| qn                   | logic                |               | [NBITS-1:0] |          |         | Cuvm field int         | 2 |
| reset                | logic                |               |             |          | rand    |                        |   |
| load                 | logic                |               |             |          | rand    | `uvm_field_int         | ) |
| up_down              | logic                |               |             |          | rand    | `uvm_field_real        | 1 |
|                      |                      |               |             |          |         | `uvm_field_enum        | l |
|                      |                      |               |             |          |         | `uvm_field_object      | H |
| Reset Membe          | er Delete Row        |               | 0 D         |          |         | `uvm_field_event       | I |
|                      |                      |               | <u> </u>    |          |         | `uvm field string      | ŀ |
|                      |                      |               |             |          | Ge      | n`uvm_field_array_enum | 1 |
|                      |                      |               |             |          |         |                        |   |
| Preview              |                      |               |             |          |         |                        |   |
|                      |                      |               |             |          |         |                        |   |
|                      |                      |               |             |          |         |                        |   |
|                      |                      |               |             |          |         |                        |   |
|                      |                      |               |             |          |         |                        |   |
|                      |                      |               |             |          |         |                        |   |

## UVMクラスウィザード生成例

- クラス生成ボタンを クリックすると右の ようにクラスが生成 されます。
- 必要なマクロが生成 されている様子を確 認できます。

```
1
 2
      11
 3
     11
              simple item t
 4
      11
 5
 6
      class simple item t extends uvm sequence item;
 7
      logic [NBITS-1:0]
                               d:
      logic [NBITS-1:0]
 8
                               q;
 9
      logic [NBITS-1:0]
                               qn;
10
      rand logic
                       reset:
11
      rand logic
                       load:
12
                      up down;
      rand logic
13
      `uvm object utils begin(simple item t)
14
               uvm field int(d,UVM DEFAULT)
15
               uvm field int(q,UVM DEFAULT)
               uvm field int (qn, UVM DEFAULT)
16
17
               'uvm field int (reset, UVM DEFAULT)
               'uvm field int(load,UVM DEFAULT)
18
19
               `uvm field int(up down, UVM DEFAULT)
      `uvm object utils end
20
21
      11
22
      11
              new
23
      11
24
      function new(string name="simple item t");
25
              super.new(name);
26
      endfunction
27
      endclass
```

# ハイライト機能

- module、initial、 always、task、 function、class 等をハイライトで きます。
- 右端のロケータを クリックするとハ イライトされた箇 所に飛ぶ事ができ ます。



## ファイルビュー

- コンパイルするとファイル 構造が作成され、ファイル の構成要素をクリックする だけでアクセスできます。
- 右図では、dノードをク リックしているので、変数 dが定義されている行がハ イライトされています。
- 大きなファイル内で変数の
   定義場所を位置付ける場合
   に便利な機能です。



### プロジェクトマネージャー

- SystemVerilogでは、ソースコードはソースファイルとインクルードされたファイルから構成されます。
- SystemVerilog IDEでは、ソースファイルとインクルードされたファイ ルはプロジェクトフォルダのもとで管理されます。
- ソースファイルはSourceフォルダ、インクルードファイルはInclude フォルダで管理されます。
- フォルダで管理するファイル数に制限はありません。
- マウスクリックだけで、フォルダへのファイルの追加、フォルダからファ イルの削除をできます。
- プロジェクトマネージャーは、フォルダの情報を基にしてコンパイルする 情報を構築します。
- Includeフォルダーの内容はコンパイラーにより自動的に更新されます。

# プロジェクトマネージャーの例

プロジェクト

 赤く表示されている フォルダーはアク ティブなプロジェク トを意味します。

 コンパイルする際に は、アクティブなプ ロジェクトが対象に なります。



## MakeCpp

- シミュレーションするための実行モジュールを作成する手順は、 MakeCppにより行われます。
- MakeCppはSystemVerilog記述をC++に変換し、C++コン パイラを使用して実行モジュールを作ります。
- 実行モジュールが作成されると、何度でも実行を繰り返す事が できます。一度のコンパイルで多くのテストケースを実行する 事ができます。

## MakeCppの実行例

- コードカバレッジは SystemVerilog機能の一部では ありませんが、SystemVerilog IDEによりサポートされていま す。
- コードカバレッジのオプション を設定すれば、シミュレーショ ン時にコードカバレッジの処理 が行われます。



#### シミュレーションの実行

- シミュレーションの実行には、下図に示すRun Simulatorダ
   イアログが使用されます。
- ダイアログ内で実行に必要なパラメータを指定できます。
- 一度指定されたパラメータは記録されるので、次回以降はドロップダウンリストからパラメータリストを選択するだけで済みます。

| 🚼 Run Simu | lator                    | ×          |
|------------|--------------------------|------------|
| Simulator: | [Ubus] Cvs\svsim.exe     |            |
| Arguments: | +UVM_TESTNAME=test_2m_4s | •          |
|            | T Clear                  | Run Cancel |

#### 検証機能

- ファンクショナルカバレッジとアサーションは、標準機能としてサポートされています。従って、SystemVerilogソースコード中にそれらの機能の記述が指定されていれば、シミュレータにより実行されます。
- シミュレーションの実行が終了すると検証機能の結果がファイ ルに生成されているので、何時でもビューワーで検証結果を確 認できます。
- SystemVerilog IDEは、検証結果を通常のファイルと同じように扱って表示します。

# テキストウィンドウと検証結果の例

SystemVerilog IDEはテキストウィンドウと検証結果を同じように扱います。
 下図は、テキストエディタとファンクショナルカバレッジの結果を同時に表示しています。



#### アサーション実行例



## ファンクショナルカバレッジ実行例

| Sample_N001.fcdb ×                                     |        |          |  |  |  |  |
|--|--------|----------|--|--|--|--|
| CoverGroup Type Summary                                |        |          |  |  |  |  |
| test:cov Coverage: 100% Goal: 100 Weight 1 Status: /   |        |          |  |  |  |  |
|  |        |          |  |  |  |  |
| CoverGroup Instance Summary                            |        |          |  |  |  |  |
| test.cg Coverage: 100% Goal: 100 Weight: 1 Status: 🗸   |        |          |  |  |  |  |
|  |        |          |  |  |  |  |
| CoverPoint Summary                                     |        |          |  |  |  |  |
| Identifier Coverage Goal Weight Identifier             | # Hits | At Least |  |  |  |  |
| a 100.0 100 1 auto[0] = {[0:84]}                       | 3      | 1        |  |  |  |  |
| b 100.0 100 1 auto[1] = {[85:169]}                     | 3      | 1        |  |  |  |  |
| auto[2] = {[170:255]}                                  | 3      | 1        |  |  |  |  |
| Cross Summary  |        | ]        |  |  |  |  |
| Identifier Coverage Goal Weight <a,b></a,b>            | # Hits | At Least |  |  |  |  |
| aXb 100.0 100 1 auto <autof01autof01></autof01autof01> | 1      | 1        |  |  |  |  |
| auto <auto[0],auto[1]></auto[0],auto[1]>               | 1      | 1        |  |  |  |  |
| auto <auto[0],auto[2]></auto[0],auto[2]>               | 1      | 1        |  |  |  |  |
| auto <auto[1],auto[0]></auto[1],auto[0]>               | 1      | 1        |  |  |  |  |
| auto <auto[1]auto[1]></auto[1]auto[1]>                 | 1      | 1        |  |  |  |  |
| auto-auto[1],auto[2]>                                  | 1      | 1        |  |  |  |  |
| auto-auto/2,auto/1>                                    | 1      | 1        |  |  |  |  |
| auto-sauto[2].auto[2]>                                 | 1      | 1        |  |  |  |  |
|  |        |          |  |  |  |  |
|  |        |          |  |  |  |  |
|  |        |          |  |  |  |  |

#### コードカバレッジ実行例



#### 論理合成システム

- 論理合成システムはRTL記述によるデザインの性能をいち早く
   予測するための機能です。
- 論理合成システムは、ユーザ指定のライブラリーを使用して RTL記述からネットリストを生成します。ユーザは、生成され たネットリストを基にして様々な解析ツールによりデザインの 性能を測定する事ができます。
- 詳細は論理合成システムの紹介資料をご覧ください。

## 自動バックアップ

- 編集用にソースファイルを開く と、自動的にファイルのバック アップが作られます。但し、前 回のバックアップと内容が同じ であれば、新たなバックアップ は作られません。
- バックアップは圧縮されて管理 されるのでディスクスペースを 無駄にしません。
- 編集中にファイルが壊滅状態に なっても編集開始時点の状態に 戻れます。
- バックアップマネージャーを使 用すると、以前のファイルの状 態に戻る事ができます。
- 保有するバックアップのバー ジョン数を指定できます。

| SackupMgr  | ×      |
|--|--------|
| Manages Backups of Files   |        |
| BackupMgr makes backups, and recovers files to previous states.  Projects Tms Files in Project  tms.sv Backup Files Filename: ttms.sv Backups: 2 In 2023/06/13 08:51:11t_tms.sv-1.1686613871897.bk 2024/10/03 16:45:37 ttms.sv-1.1727941537015.bk                                      | iclude |
| View           View File:           t_tms.sv-1.1686613871897.bk           File1:   File2:  |        |
| Commands           Show Bk         Compare         Get Bk         Make Bk         Remove Bk         Clean Project         Close  |        |
| Confirmation<br>View Console Settings<br>38 /<br>40 wire [11:0] data_out;<br>41 logic signed [11:0] channel_1, channel_2;<br>42 logic [1:0] select;<br>43 logic clk, rst, read;<br>44 /<br>45 temp_monitor_unit TMS(channel_1, channel_2, select, clk, rst, read, data_out);<br>46 //* |        |
|  |        |

# HTML文書生成

- HTML文書生成機能は、 SystemVerilog記述か ら機能概要を抽出して HTMLファイルを生成 する機能です。
- 生成されたHTMLファ イルをブラウザーで閲覧 できます。
- 仕様確認に便利なツール です。



#### コードスニペット

- SystemVerilog IDEのコードスニペット機能は、記述の断片 を記録する機能です。
- カテゴリーで分類してコードの断片を管理できるので便利です。
- 複雑なシンタックスを持つ機能の実装例、模範記述例、頻繁に 使用する実装例等をコードスニペットとして登録しておくと生 産性が向上します。
- コードスニペットを他の技術者と共有する事ができます。

## コードスニペット例

| SystemVerilog Code Snippet  |  | ×            |
|---|--|--------------|
| Manage SystemVerilog Code Examples  |  |              |
| Select or enter a category name, and then<br>You can associate the name with a sample | enter snippet name.<br>Ie code.  |              |
| Categories  |  |              |
| Category Name: uvm  | Rename To:   |              |
| Code Snippet  |  |              |
| Name: simple_driver   | <pre>1 class simple_driver extends uvm_driver #(simple_item); 2 virtual simple_if vif; 3</pre>                                   |              |
| simple_driver<br>simple_collector   | <pre>4 'uvm_component_utils(simple_driver) 5 6 function new(string name,uvm_component parent); 7 super_new(name.parent); 7</pre> |              |
| simple_monitor  | 8 endfunction  | コードスニペットからど  |
| simple_agent  | <pre>10 extern function void build_phase(uvm_phase phase);<br/>11 extern tack run phase(uvm_phase phase);</pre>                  |              |
| simple_sequence_base  | <pre>12 extern task get_and_drive(); 13 extern task drive_item(input simple_item item); 14 endclass</pre>                        | / の部分も抽出できます |
| simple_env  | <pre>15 16 function void simple_driver::build_phase(uvm_phase phase);</pre>  |              |
| simple_test_base  | <pre>17 super.build_phase(phase);<br/>18 if(!uvm_config_db#(virtual_simple_if)::get(this.""."vif".v</pre>                        | rif) )       |
| simple_test1  | 19 uvm_error("NO-VIF",{"VIF error for ",<br>20 oet full name() " vif")   |              |
| top   | 21<br>22 and function  |              |
|   |  |              |
|   | 24 task simple_oriver::run_phase(uvm_phase phase);<br>25 forever begin   |              |
|   | 26 get_and_drive();<br>27 end  |              |
|   | Add Category Delete Category Rename Category Export Import   | ) Close ]    |
|   |  |              |

ブックマーク

- 頻繁にアクセスするファイルをブックマークとして登録しておくと便利です。
- テキストファイルの任意の行をブックマークとして登録できます。
- ブックマークをクリックすると、ブックマークされた行を含む
   ファイルが開き、ブックマークされた行がハイライトされます。
- ブックマークをフォルダで分類できるので、ブックマークの管 理が容易です。





|                  | × & 1         | Folder Name: for New Bookmark: infinite loop                             |
|------------------|---------------|--|
| for<br>Reference | infinite loop | D:\Users\Artgraphics\TestData\Source\SV\Experiment\Loop\For_N001.sv (L5) |
|                  |               |  |
|                  |               |  |

# SystemVerilog IDE 実行環境

| Windows    | Cygwin         |  |  |
|------------|----------------|--|--|
| vviiiuuvvs | WSL-Ubuntu     |  |  |
| Linux      | Ubuntu desktop |  |  |

#### まとめ

- SystemVerilog IDE は現代的なGUIを採用した先進的なIDE です。
- ファンクショナルカバレッジやアサーション等の検証機能は標準的にサポートされています。また、コードカバレッジ機能も 備えられています。
- SystemVerilogの最新仕様 IEEE Std 1800-2023がサポー トされています。
- SystemVerilog IDE はWindowsおよびLinuxで動作します。
- 低価格で、しかも使い易いSystemVerilog IDE を是非お試し 下さい。